схемах DlO.l, D10.2. Входы I, 2 микросхемы D7.I соединены соответственно с выходами 5, 9 D-триггеров D3.1 и D3.2, а входы 4, 5 - с выходами 5, 9 D-трнггеров D4.1 и D4.2. При появлении на входах 1, 2, 4, 5 микросхемы D7.1 сигналов с уровнями логической единицы, что соответствует двоичному числу 1111 или десятичному 15, на ее выходе 6 появляется отрицательный импульс, опрокидывающий RS-триггер (D10.1, D10.2). Срабатывание RS-триг-гера возвращает D-триггеры (D3.I, D3.2, D4.1, D4.2) в состояние О, так как выход 6 микросхемы D10.2 соединен со входами R рассматриваемых D-триг-перов. Возвращение в исходное состояние RS-триггера осуществляется импульсом низкого уровня с выхода 8 микросхемы D13,l, который поступает на вход 5 микросхемы D10.2,

Для получения импульсов частоты полей необходимо частоту сигнала 31 250 Гц поделить на 625. Эту функцию выполняет счетчик на микросхемах D1-D6, D13.1, D13.2 (рис. 7). На вход счетчика подается сигнал частотой 31250 Гц с выхода 6 микросхемы D10.2 (см. рис. 6). Принцип работы устройства аналогичен рассмотренному для делителя на 15. Разница заключается в том, что в делителе на 625 используются десять D-триггеров (D1-D5) и микросхема 8И-НЕ (D6). Пвскбльку число 625 в двоичном коде запишется как 1001110001, то а входы микросхемы D6 поступают сигналы с прямых выходов первого (D1.1), пятого (D3.1), шестого (D3.2), седьмого (D4.1), десятого (D5.2) триггеров и с инверсных выходов второго (Dil.2), третьего (D2.1) и четвертого (D2.2). Таким образом, каждый 625-й входной импульс вызывает появление на выходе 8 микросхемы D6 отрицательного сигнала. Этим сигналом запускается RS-триггер (D13.1, D13.2), который возвращает триггеры D1-D5 в состояние 0.

Схема делителя на 256 приведена на рис. 9. В делителе используются два последовательно включенных счетчика К155ИЕ5 (D14, D16). На вход делителя (вывод 14 микросхемы D14) поступает сигнал с прямого выхода триггера D5.2 делителя на 625. С выхода 11 счетчика D16 снимается сигнал, период которого составляет около 5 с. Этот сигнал подается на вход 9 элемента 2И-НЕ D13.2. При поступлении на вход 10 микросхемы D13.2 напряжения с уровнем логической 1 импульсы с периодом 5 с проходят на ее выход 8 и используются для периодического включения сигнала цветовой синхронизации. Управление периодическими включением и выключением цветовой синхронизации осуществляется с помощью кнопки Вкл. СЦС , выведенной на переднюю йанель генератора.

Формирователь гасящих и синхронизирующих импульсов. Строчный гасящий импульс (СГИ) формируется RS-триггером на микросхемах D11.1 и D11.2 (см. рис. 6). Триггер управляется импульсами, поступающими с выхода микросхем 4И-НЕ D6.1 и D8.2. На входы микросхемы D6.1 подаются сигналы с прямых выходов триггеров D3.1, D4.I, D4.2 и с инверсного выхода триггера D3J2. Таким образом, каждый тринадцатый импульс, поступающий на интегральную микросхему D3.1 (считая импульс, с приходом которого осуществляется сброс, нулевым), вызывает появление отрицательного сигнала на выходе 6 микросхемы D6.1,

На входы микросхемы D8.2 подаются сигналы с инверсных выходов триггеров D3.1, D3.2, D4.2 и с прямого выхода триггера D4.1. Это обусловливает появление отрицательного сигнала на выходе 8 микросхемы D8.2 при поступлении четвертого импульса на вход 3 D-триггера D3.1 (код 4). Отрицательный

Рис. 7. Приндипиальная схема делителя на 625 и формирователя сигнала синхросмеси чет* ного и нечетного полей (D1-D5, D19 - интегральные микросхемы К155ТМ2; D6-D12, 01б- D18-К155ЛА2; D13, D14, D20, D23, D24 - К155ЛАЗ; D21, D22 - К:155ЛРЗ)

импульс с выхода устройства 4И-НЕ (D8.2) переводит RS-триггер (D11.1, D11.2) в состояние, когда на его выходе (вывод 3) имеется потенциал логической 1, а импульс с выхода 6 микросхемы D6.1 переводит его в исходное состояние. Следовательно, на выходе триггера (микросхема D11.1, вывод 3) сигнал представляет собой импульсы с частотой следования 31 250 Гц и длительностью около 12 мкс.

Сформированный таким образом сигнал поступает на интегральную микросхему D12.3, на второй вход которой (12) подаются импульсы меандр со строчной частотой 15 625 Гц с триггера D5.1. Триггер D5.1 является делителем частоты импульсного сигнала с выхода схемы D9.1. Значит, на выходе микросхемы D12.3 гасящие импульсы будут иметь строчную частоту. Каскад на микросхеме D12.4 является инвертором.

Гасящие импульсы частоты полей формируются RS-триггером D13.3, D13.4, Принцип формирования аналогичен описанному для строчного гасящего импульса. Однако из-за различия длительностей рассматриваемых гасящих сигналов и коэффициента деления в кадровых и строчных цепях в данном случае используются микросхемы D6, D8 8И^-НЕ (см. рис. 7). На их входы подаются сигналы триггеров, вызывающие появление отрицательных импульсов на выводе 8 микросхемы D8 при 577-м импульсе (импульс начала сброса - нулевой), поступающем на вход микросхемы D1.1, и при 625-м импульсе (код 625} для микросхемы D6. Гасящие импульсы полей (КГИ) на выходах D13.3 и D13.4 имеют длительность, равную 24 периодам строк.

В стандартной телевизионной системе используется чересстрочная развертка, что требует некоторого усложнения синхросигнала в период обратного хода по полю: синхроимпульс полей имеет врезки с двойной строчной частотой. Кроме того, для создания условий устойчивой синхронизации на приемной стороне в стандартной телевизионной системе в течение 2,5 периодов строки перед появлением синхронизирующего импульса поля и после его окончания передаются уравнивающие импульсы, которые также имеют двойную строчную частоту. В описываемом приборе интервалы следования уравнивающих импульсов равны трем периодам строк. Импульсы врезок вырабатываются RS-триггером на микросхемах D9.1 и D9.2 (см. рис. 6). Способ формирования не отличается от описанного выше для получения гасящих импульсов.

На входы схем 4И-НЕ, D6.1 и D6.2, играющих роль дешифраторов, со счетчиков D3, D4 поступают сигналы, которые вызывают появление низких уровней на выходах элементов D6.1, D6.2. Низкий уровень на выходе 6 микросхемы D6.1 появляется при поступлении 13-го импульса на вход 3 триггера-D3.1 (код 13). За нулевой принимается импульс, совпадающий с началом^ сброса в нулевое состояние триггеров D3 и D4. Низкий уровень на выходе 8 микросхемы D6.2 появляется при поступлении 14-го импульса на вход 3 триггера D3.1 (код 14). В моменты появления низкого уровня сигнала на выходе 8 элемента D6.2 на всех входах рассматриваемой схемы 4И-НЕ имеются потенциалы логической 1.

Сформированный сигнал с выходов RS-триггера имеет длительность около 2,2 мкс. Положительный импульс с выхода 3 микросхемы D9.1, как уже отмечалось, подается на О-триггер D5.1 и используется для формирования синхросмеси, а отрицательный - сигналов управления.

По такому же принципу получаются уравнивающие импульсы на выходах RS-ipnrrepa D9.3, D9.4. Четырнадцатый импульс на входе делителя на 15