С некоторым запасом. В большинстве практических схем сигналы помехи могут перевести рабочую точку на линейный участок характеристики, при этом на выходе инвертора может сохраниться правильный сигнал. С увеличением коэффициента усиления сокращается размер линейной части характеристики и увеличивается ее наклон, в результате чего истинная помехоустойчивость приближается к расчетной величине.

Вывод, который можно сделать из рассмотрения рис. 5.12, заключается в том, что помехоустойчивость растет при увеличении отношения значений крутизны характеристики управляющего и нагрузочного транзисторов Следовательно, для повышения помехоустойчивости необходимо увеличить отношение (W/L)ynp/( /)н-

4. Статические передаточные характеристики для случая заземленной подложки. В интегральной схеме управляющий и нагрузочный транзисторы изготовляются на общей кремниевой подложке, имеющей потенциал земли. Вследствие этого пороговое напряжение оказывается зависимым от напряжения на выходе инвертора. Приравнивая токи управляющего и нагрузочного транзисторов и учитывая зависимость порогового напряжения от выходного [см уравнение (2.30)], получим уравнение передаточной характеристики инвертора на ИС. Для случая, когда нагрузочный транзистор работает в пологой области характеристик, можно записать следующие уравнения:

и..-и

пор. упр [(f/cM f/nop н) ~Ь

или

пор. упр [(f/cM f/nop. н) -f/nop f/вых], (5.13)

(справедливо для области II, где

> Ub-h - t/nop ), и

\>

t/gx f/nop. упр - 2 f/вых

+ {/2[(C/cM-t/nop н)-{/вь.х +

или

Us.-и

пор. упр

= Y f/вых + {72 [(f/см-f/nop. н)-

-f/eыx--Af/пopF}/P/гf/выx (5.14)

области ni, где \Ubix\<

(справедливо для

<1 If/вх - f/nop упр i )

Уравнения (5.13) и (5.14) определяют зависимость входного напряжения от выходного. Обычно принято находить зависимость выходного напряжения от входного. Однако для соответствующего преобразования простых по форме выражений (5.13) и (5.14) необходимы громоздкие алгебраические выкладки, которые (по мнению автора) не оправдывают себя с точки зрения получаемого результата. Можно, задавая значение f/вых, находить из графиков, приведенных на рис. 2.16, значение Af/nop и из уравнений (5.13) и (5.14) определять соответствующее входное напряжение. На рис. 5.13, а и б приведены два семейства характеристик, построенные по уравнениям (5.13) и (5.14) для двух подложек с различным удельным сопротивлением.

Сравнивая кривые, приводимые на рис. 5.9 и 5.13, можно заметить, что при равных входных напряжениях и одинаковых параметрах 3д напряжение на выходе инвертора (закрытого и открытого) и наклон передаточной характеристики в области II (коэффициент усиления) больше в той схеме, где исток и подложка нагрузочного транзистора соединены друг с другом. Меньшее напряжение на выходе открытого инвертора объясняется тем, что с увеличением эффективного порогового напряжения уменьшается ток инвертора и, следовательно, падение напряжения на управляющем транзисторе.

Аналогично тому, как это было сделано выше, могут быть получены уравнения передаточных характеристик для случая, когда нагрузочный транзистор работает в крутой области характеристик

f/BX~f/

пор. упр

= - yWVS (f/пит-/вых)Х

X { t/, - t/ op. . + KAV- (2Л- + f/вых) - У2ф,

ПИТ ВЫХ

2(/пит-{/вых)

IQ Зак. 3U

-6 -8 -10

-3 -5 -7 -9 -11 -13 -15

а

-J-L

-3 -5 -7 -9 -11 -13 -15

или

nop. упр

{2 (t/n , - f/Bb.x) [(f/cM - f/nop. h) - Af/nop] -

-(t/n T-f/Lx)} (5.15) (справедливо для области II, где f/вых 1 I tex -

fnop. упр I )>

fBx f nop. упр ~ 2 > f (fnnr f/вых) t + (f/n t - f/вых) [(t/cM - f/nop. h) +

+ /(.(H2?7+fW)- /2)1}/P f/Bb,x.

или

f/вх f/nop. упр ~ ~2 f/вых ~1 { f/пит f/вых) 1

+ (t/пит - f/вых) [(C/cM - f/nop. h) - Af/nop]}/P/?t/Bb,x (5.16)

(справедливо для области III, где f/Bbix< <f/Bx-f/nop.ynp). и в этом случае с целью упрощения уравнения записаны в виде f/вх =/(f/вых)- Характеристики, построенные по уравнениям (5.15) и (5.16), приведены на рис. 5.14.

5.3. ОСНОВНЫЕ ЛОГИЧЕСКИЕ СХЕМЫ

Сложные логические схемы на МОП-транзисторах строятся из элементарных схем, таких, как НЕ-И, НЕ-ИЛИ Каждая из этих схем имеет достоинства и недостатки. Настоящий раздел посвящен особенностям построения логических схем на МОП-транзисторах.

Рис. 5.13. Передаточные характеристики инверторов с заземленной подложкой. Нагрузочный транзистор

работает в пологой области характеристик. cM = f/n x=-15 в; Pj = Py p/P ; f/ opH=-5e.

а: К\ = 1 при толщине окисла под затвором 1500 А удельное сопротивление подложки 3 ом- см\ б: К\ = 1,75 при толщине окисла под затвором 1500 А; удельное сопротивление подложки Хом- см.

1. Схема НЕ-ИЛИ. Как видно на рис. 5.15, параллельное соединение МОП-транзисторов реализовать в виде интегральной схемы довольно легко. Максимальное использование площади пластины достигается за счет объединения диффузионных областей и использования свойства самоизоляции МОП-транзисторов. Все три управляющих транзистора имеют одинаковые отношения

-72 10 8

-2 -

Рис. 5.14. Передаточные характеристики инверторов с заземленной подложкой. Нагрузочный транзистор работает в крутой области характеристик. /Ci = l,75 при толщине окисла под затвором 1500 А; удельное сопротивление подложки I ом- см, = Руцр/Рц-

W/L, а следовательно, и равные gm- Величина gm транзистора ТрЛ выбирается такой, чтобы получить требуемое t/ocT (см. пример расчета в разд. 5.2); наличие остальных транзисторов не влияет на величину gm- При включении одновременно двух или трех параллельных транзисторов напряжение f/ост соответственно уменьшается. На рис. 5.15, в приведены логические уравнения и таблица истинности для схемы НЕ-ИЛИ

2. Схема НЕ-И. При последовательном включении МОП-транзисторов (рис. 5.16, а) образуется логическая схема НЕ-И. Один из возможных топологических ва-

риантов схемы НЕ-И на три входа приведен на рис. 5.16,6; таблица истинности и логические уравнения для той же схемы даны на рис. 5.16, в.

При включении всех трех транзисторов ТрЛ, ТрЛ, ТрС схема открывается и напряжение на ее выходе па-

ТрВ

э Выход О

Нагрузочный транзистор

150 мкм

Метллизаиир

66 мкм

Логачесний нуль = 06 Логическая единица = -10 в Q=A В C=A+B+C\Q-A+BC Выход Q

50 мш,

Рис. 5.15. Трехвходовой логический элемент НЕ-ИЛИ. а - электрическая схема; б - топологический чертеж (в масштабе); в- таблица истинности.

дает. Сопротивления последовательно включенных транзисторов складываются, поэтому полное сопротивление во включенном состоянии равно Гвкл = 3lgm (в случае одинаковых транзисторов). Для заданного f/ост величина gm (а следовательно, и размеры) транзисторов должны быть в три раза больше чем в случае простейшего инвертора. Если число последовательно включенных транзисторов увеличивается, то растет gm и площадь,