В схемах динамической логики нельзя запоминать статическую информацию при нулевой частоте. Для того чтобы сохранить информацию, необходимо обеспечить ее непрерывную циркуляцию. Для управления схемами динамической логики нужны двухтактные синхронизирующие импульсы. При работе на повышенных частотах (достигающих 1 Мгц) трудности, связанные с синхрони-зацией, сводят на нет большую часть преимуществ схем динамической логики. В этом смысле схемы, не связанные полностью с запоминанием на конденсаторе, обладают определенными преимуществами.

Оригинальная схема регистра получается при использовании запоминания на статическом триггере и памяти на конденсаторе.

Схема одного разряда регистра, приведенная на фиг. 5.21, а, работает следующим образом В исходном состоянии сигналы Ф2 и 3 поддерживают транзисторы Тр 2 и Тр 3 в открытом состоянии и схема представляет собой обычный статический триггер из двух инверторов, объединенных перекрестными связями. При этом сигнал 1 равен нулю, транзистор Тр 5 закрыт, и ячейка памяти изолирована от остальной части схемы. В момент передачи информации сигнал фх открывает Тр 5, а сигналы Ф2 и закрывают Тр 2 и Тр 3, изолируя друг от друга обе половины триггера. Во время переключения заряд на конденсаторе С2 сохраняется, и информация на выходе триггера остается неизменной. Входной сигнал с предыдущего разряда регистра поступает через Тр 5 на затвор Тр 1 (следовательно, и на Ci). В соответствии с входным сигналом устанавливается потенциал на выходе левого инвертора Pi. В следующий момент времени сигнал 1 быстро изменяется с 1 на О, а сигналы Ф2 и 3 одновременно изменяются с О на 1. В схеме предусмотрена задержка переключения сигнала относительно Ф2, так что информация всегда передается слева направо. Извне достаточно подать лишь сигнал i; сигналы Ф2 и 3 могут быть получены из с помощью простейшего генератора, размещенного на том же кристалле, что и сдвиговой регистр (рис. 5.21,6,0).

При использовании 3-тактной системы синхронизирующих импульсов описанный регистр может хранить

информацию статически, без сдвига. Использование динамической памяти на время тактового импульса позволяет упростить схему регистра. Недостаток описанного

ТрЗ

:> Выход

81 06

% -и,

; быстрый у спад

Медленный \ спад

Рис. 5.21. Сдвиговый регистр со статическими и динамическими

элементами памяти. а - схема одного разряда; б - встроенный генератор тактовых импульсов; в - временная диаграмма тактовых импульсов.

СДВИГОВОГО регистра - необходимость подачи 3-тактных импульсов В каждый разряд, что усложняет топологию ИС.

5.6. СТАТИЧЕСКИЙ УНИВЕРСАЛЬНЫЙ ТРИГГЕР

В предыдущем разделе были описаны два варианта сдвиговых регистров с кратковременной памятью на конденсаторе, в которых для разделения входа от выхода памяти с целью предотвращения генерации использовались многотактные системы синхронизирующих импульсов. Здесь будет описана базовая запоминающая ячейка потенциальной системы из статических триггеров. В этой системе информация вводится в ведущий триггер (во время длительности импульса синхронизации) для кратковременного хранения, а затем во время паузы импульса синхронизации переписывается в ведомый триггер. На рис. 5.22 поясняется работа разряда универсального /-/(-триггера, состоящего из двух статических триггеров.

Транзисторы Tpl-Тр4 образуют первый статический триггер, названный ведущим. Транзисторы Тр5 - Тр8 образуют ведомый триггер. На рис. 5.22,6 показано соединение двух триггеров в одну ячейку с помощью транзисторов Тр 9, Тр 10, Тр 12 и Тр 13. Такая ячейка представляет собой триггер с раздельными входами. Введение в схему транзистора Тр 11 позволяет в случае необходимости предварительно устанавливать схему в исходное состояние. Добавление транзисторов Тр 14 и Тр 15 (рис. 5.22, в) позволяет разделить ведущий и ведомый триггеры для предотвращения состязаний. Информация может записываться только за время такового импульса (Т). Передача информации неведомый триггер происходит только во время паузы (Т). С помощью еще двух транзисторов, Тр 16 и Тр 17, разряд регистра превращается в универсальный триггер, полная схема которого и его таблица переходов приведены на рис. 5.22, г.

5.7. ОПИСАНИЕ РЕАЛЬНОЙ ИНТЕГРАЛЬНОЙ СХЕМЫ

На МОП-интегральных схемах очень удобно реализуются различные декодирующие матрицы. Решетка матрицы образуется из взаимно перпендикулярных р+-диф-фузионных слоев (для истоков, стоков, линий заземления и питания) и алюминиевых шин, напыляемых поверх

г\шп jnum о^пшп о^пшп

гри\} IjTpZ ГрЩ] [pps

0 [/

ЛредВарительная установка

устанобка

1 1

I .Л

Г/?/7.[

установка

Рис. 5.22. Универсальный триггер, состоящий из двух статических триггеров (ведущего и ведомого).

окисла (образующих затворы транзисторов, межсоединения, контактные площадки) В каждой точке пересе-

Патание

А BCD WW

Питание

светщихсл злементод N-Z

Кристалл

Выходные усилители

Решетна из лампочеп

Размер кристалла: 1,51 Z,3 мм

Количество актибных компонентов: 151 транзистора а 9 защитных диодов Потребляемая мацность 20-Z5 мвт

а

Код

ABCD

Код с избытком-3

б

Рис. 5.23. Двоично-десятичный преобразователь на МОП-транзисторах.

а - блок-схема; б - таблица истинности.

чения алюминиевой шиной двух диффузионных областей может быть образован ДЮП-транзистор. В том месте, где должен быть транзистор, окисел стравливается до

толщины 1500 А. Там, где транзистора не должно быть, оставляется толстый слой окисла (10000А). Таким образом, заданный код реализуется путем размещения транзисторов в соответствующих пересечениях матрицы.

На рис. 5.23 приведена блок-схема двоично-десятичного преобразователя, состоящего из двух матриц, изготовленных на единой подложке. Матрица / преобразует

Рис. 5.24.

входной двоичный сигнал в выходной десятичный сигнал. Двоичный сигнал поступает на восемь входных клемм (четыре прямых и четыре инверсных разряда). Для матрицы / выбран код с избытком -3, таблица преобразования приведена на рис. 5.23,6. Матрица 2 служит для засветки цифр, с ее помощью десятичный выход матрицы / преобразуется таким образом, что зажигается соответствующая комбинация в решетке из 3x5 лампочек. Примеры засветки некоторых цифр на выходной матрице показаны на рис. 5.24.

Фотография реальной схемы приведена на рис. 5.25. На фотографии видны алюминиевые шины, проходящие поверх окисла под прямым углом к диффузионным областям. Проблема пересечений практически отсутствует. В том случае, когда необходимо изолировать пересекающиеся линии (например, получить изолированные пересечения на входах преобразователя), используется метод подныривания , основанный на использовании диффузионного слоя).

) Более подробно о пересечениях см в работе [3], стр 160, 161. И Зак. 311