Глава 4

Семейство кривых, соответствующих уравнению (4.12) для различных т, приведено на рис. 4.11 ) (в обычных и в полулогарифмических координатах). Параметр т = = пит/{UcM~ f/nop) изменяется от нуля (когда f/см бесконечно велико) до 1 (когда f/пит > f/см - f/nop)

При т = 0 зависимость (4.12) превращается в экспоненциальную, описывающую заряд конденсатора через постоянный резистор, при этом время заряда равно 2,2 т. При т= 1 уравнение (4 12) можно упростить с помощью правила Лопиталя, в результате чего получается уравнение (4.7), соответствующее работе нагрузочного транзистора в пологой области с временем переключения 18 т.

Информация, содержащаяся в графиках рис. 4.11, может быть представлена в различной форме. На рис. 4.12 приведена зависимость времени переключения, соответствующего изменению выходного напряжения от 10%-ного уровня до 90%-ного в функции нормализованного напряжения.

Рассмотрим в качестве примера типичные значения напряжений: f/см =-24 в; UnuT =-2 в и f/nop =-5 в; им соответствует т = 0,63. Из графика следует, что при m = 0,63 время переключения равно 4,6 т. На этом примере видно, что с помощью дополнительного источника питания, обеспечивающего f/cMl> f/miTl, время переключения уменьшено с 18 т до 4,6 т. Конечно, абсолютное время переключения зависит от постоянной времени, однако при равных величинах т = C/g переключение при работе транзистора в крутой области происходит почти в четыре раза быстрее, чем при его работе в пологой области. Путем изменения геометрических размеров транзистора можно одновременно с увеличением на-

0 Для более точного решения следует учесть изменение подвижности носителей в соответствии с (3.29) Уравнение, учитывающее дополнительное влияние зависимости [х(6з), имеет вид: J

m~ 1

+ e(f/cM-f/nop) In

[U(t)/UuuT~l]{2-m)

m[f/(0/f/nHT]-2 + m

{t)/UuuT~2[U(t)IUn,]+2-m 2~m

(4.12a)

Переходный процесс

пряжения на затворе (для более быстрого переключения) сохранить неизменной его крутизну (и постоянную времени). При этом условии потребление мощности по постоянному току остается неизменным, хотя коэффициент постоянной времени уменьшается. Увеличение ско-

где То - постоянная времени, соответствующая uq на рис. 3.14 [2].

Рис. 4.12. Зависимость времени заряда от параметра т (при изменении напряжения с 10%-ного до 90%-ного уровня).

рости переключения не приводит к увеличению потребления статической мощности в цепи стока. С другой стороны, увеличение напряжения на затворе при сохранении неизменной геометрии транзистора приводит к увеличению крутизны. В этом случае постоянная времени и ее коэффициент также уменьшаются, однако теперь большая скорость переключения достигается ценой потребления большей мощности.

4. Схема с транзистором в нагрузке при заземленной подложке. Несмотря на то что кривые на рис. 4.11 описывают время переключения нагрузочного транзистора.

ИСТОК которого соединен с подложкой (схема на дискретных компонентах), ими можно пользоваться и при расчете скоростей переключения схем (по наихудшему случаю ), в которых подложка заземлена (интегральные схемы). Из уравнения (4.12) следует, что время переключения зависит от т и т, которые являются функциями f/nop- В свою очередь пороговое напряжение для схемы с заземленной подложкой зависит от выходного напряжения. Величины шит связаны с пороговым напряжением следующими соотношениями:

(4.13)

f/cm-(nop + Anop)

с

- Р [см - (пор + А^пор)

(на рис. 2.16 приведен график зависимости Af/nop от смещения истока относительно подложки, т. е. от выходного напряжения).

Как следует из уравнений (4.13), при увеличении А^пор| параметры m и т также увеличиваются, а из графика на рис. 4.12 видно, что при увеличении m и т также возрастает и время переключения. Таким образом, метод расчета схемы с заземленной подложкой на худший случай заключается в следующем:

1) определяется наибольшее напряжение на выходе;

2) с помощью графика на рис. 2.16 определяется величина Af/nop;

3) путем подстановки Д(7пор в (4.13) определяются величины m и т для худшего случая ;

4) с помощью графиков, приведенных на рис. 4.11, а и 4.12, определяется время переключения.

В качестве примера определим время переключения схем с заземленной подложкой и с подложкой, соединенной с истоком; расчетные значения сопоставим с экспериментальными. При измерении параметров транзистора № 78 В-7 получены следующие значения:

1) f/nop = 5,4 в (получено методом экстраполяции);

2) р = 50 мкмо/в\

3) Ki = 1,1 в\

Транзистор работал при напряжении на стоке -10 в и двух различных напряжениях на затворе: -25,4 и

-35,4 в. Емкость нагрузки 786 пф. С учетом паразитной емкости 9 пф расчетная емкость нагрузки равна 795 пф. Отношение С/р равно

.-12

795. 10 -50-10

- = - 15,9 мксек в.

(4.14)

Для первого случая (заземленная подложка, f/cM = = -25,4 в) получим:

- 10 . -15,9 ж/ссек в

т

= 0,5;

т = -

= 0,795 мксек.

-25,4 + 5,4 (-25,4+ 5.4) в

Из графика, приведенного на рис. 4.12, определяем время переключения, соответствующее изменению выходного напряжения с 10%-ного до 90%-ного уровня, / = 3,75 0,79 мксек = 2,98 мксек.

Измеренное время переключения равно 2,5 мксек. Для второго случая при JJcm = -35,4 в получим -10 оо. -15,9мксек-в

т =

= 0,33; т =

= 0,53 мксек.

-35,4 + 5,4 (-35,4 + 5,4)6

Из графика рис. 4.12 получаем:

выкл = 3 0,53 мксек = 1,59 мксек.

Измеренное время переключения равно 1,55 мксек.

Третий случай относится к схеме с заземленной подложкой. Из графика, приведенного на рис. 2.16, для напряжения на выходе -10 в и К\ = \,\ величина А^7пор = -2,6 в. Таким образом, /пор(/вых) =-5,4- -2.6 = -8,0 в.

При f/cM = 24,5 в аналогично предыдущему случаю имеем

--2,5+ 8 =0.575; т= -24.5+7) в' мксек.

Из графика на рис. 4.12 находим

/выкл = 4,2 0,915 мксек = 2 мксек.

Измеренная величина оказалась равной 3,3 мксек Наконец, при f/cM = -35,4 в:

- 10 rv -15,9 мксек-в

35,4 + 8

= 0,365; т =

(-35,4 + 8)0

= 0,58 мксек.

выкл = 3,12-0,58 MKceK=\fi2 мксек. Измеренная величина оказалась равной 1,9 мксек.

Таким образом, на основе полученных результатов мы можем сделать следующие выводы:

1. Уравнения и графики, приведенные в настоящей главе, позволяют с достаточной точностью рассчитать время переключения.

2. Изложена методика расчета, учитывающая наличие заземленной подложки. Методика расчета обеспечивает результаты, хорошо совпадающие с экспериментальными.

3. При небольших напряжениях на затворе точность расчета уменьшается, так как при малых токах транзистора пороговое напряжение определяется со значительной погрешностью (см. примечание к разд. 5.1 относительно порогового напряжения). Пороговое напряжение, кроме того, определяется с меньшей погрешностью при больших напряжениях на затворе, чем при малых.

4. В нижеследующей таблице приведены сравнительные данные расчетных и измеренных значений времени переключения. Приведенное отклонение в процентах характеризует ошибку расчетного времени относительно измеренного.

На рис. 4.13 приведены осциллограммы изменения напряжения в процессе заряда емкости через нагрузочный МОП-транзистор. Для иллюстрации зависимости времени переключения от напряжения на затворе осцид-

♦

лограммы сняты при четырех значениях напряжений на затворе. Осциллограммы, приведенные на рис. 4.13,6, показывают, что смещение истока относительно подложки приводит к увеличению времени переключения.

011разец,Ы2Ш-7

Uc=-Z0rZS,-3D. -35в

с

735пф-

* 0,5 МКШ/СМ Длитльиаст

i Выход

Uc-20rZ5,-30.-3S8

Выход L

Длительность

Рис. 4.13. Осциллограммы выходных сигналов инвертора с МОП-транзистором в нагрузке, а -исток и подложка соединены друг с другом; б- подложка

заземлена.

Влияние смещения истока сказывается больше при меньших напряжениях на затворе, так как в этом случае At/nop сильнее влияет на изменение тит.

ЛИТЕРАТУРА

1. Burns J. R., Switching Response of Complementary-symmetry MOS Transistor Logic Circuits, RCA Rev., pp. 627-661 (Dec. 1964).

2. Thiels R P., Texas Instruments Inc.. частное сообщение.

3. OR e i 11 у Т. J., The Transient Response of Insulated-gate Field-effect Transistors, Solid-state Electron., 8, 947-956 (Dec. 1965)