занимаемая схемой В случае четырех последовательно соединенных транзисторов gm каждого из них должно быть в четыре раза больше gm прибора в инверторе на одном управляющем транзисторе.

3. Пример. Поясним на примере различие в требованиях к gm для схем НЕ-И и НЕ-ИЛИ. На рис. 5.17 изображена комбинированная трехвходовая схема НЕ-И - НЕ-ИЛИ. Определим крутизну управляющего

транзистора при условии, что gmn= мкмо, iC/ocTi

<10,5 в, f/пит = -15 в, f/nop = -4 в (предполагается, что транзисторы управляются сигналами от одинаковых инверторов). Из эквивалентной схемы видно, что условие j f/ocT I 0,5 в должно выполняться тогда, когда включаются либо транзисторы Л и S, либо транзистор С. Когда транзистор С включен.

(f/пит и пор) 9

1 gmn

пор; 9

[см. уравнение (5.5)].

Подставляя численные значения, получим

ПС / 1 с . /.ч 1 10 мкмо 0,5 в = {~ 15 + 4)-----,

gmc= 110 мкмо, (5.17)

Так как неравенство f/ocTi0,5 в должно выполняться при включении любой цепи, то

f/ocT (f/пит f/nop)

ётн

(f/пит f/nop)

1 gmn

пор/ 2

8тС

(5.18) (5.19)

8т АВ = 8тС-

Из уравнения (5.19) следует, что крутизна каждого из транзисторов А и В должна быть в два раза больше крутизны транзистора С, т. е.

gmA = §тВ = 2 I 10 МКМО = 220 МКМО. {5.20}

Схема НЕ-И, вследствие большей крутизны транзисторов занимает большую площадь по сравнению с аналогичной схемой НЕ-ИЛИ. Это означает, что, как правило, при реализации схем на МОП-элементах типа НЕ-ИЛИ площадь кристалла используется эффективнее.

На рис. 5.18, а приведена четырехвходовая логическая схема на трех транзисторах. Затворы каждого из

IS8 мт

Затвор управляющего транзистора Диффузионная

Контакт заземления

50 мш

Логичестй. нуль=О Логическая еданаца МО 6 q=A+B+C=aBU Q=ABC

100 мкм

Рис. 5.16. Трехвходовой логический элемент НЕ-И. а - электрическая схема; б - топологический чертеж (в масштабе); в - таблица истинности.

-о Выход Q

S С = С+4В

1 i

а

9п.А-9п.ь-0

110 мкмо

Рис. 5.17. Логический элемент НЕ-ИЛИ -НЕ-И а - электрическая схема; б - эквивалентная схема элемента в проводящем состоянии.

трех транзисторов (в том числе и нагрузочного) подключены к источникам сигналов. Высокий (по сравне-

Логаческий, иульв Логаческал едании,а=-Ъ8

С

Екнстбенное состояние, при котором расходуется мощность

О

Рис. 5.18. Четырехвходовой логический элемент, а - электрическая схема; б-таблица истинности.

ПИЮ С биполярными транзисторами) импеданс МОП-транзисторов позволяет подключить к источнику сигнала также исток нижнего транзистора. Таблица истинности для этой схемы приведена на рис. 5.18,6*).

5.4. ИЗБЫТОЧНОСТЬ В СХЕМАХ НА МОП-ТРАНЗИСТОРАХ

Важной особенностью схем на МОП-транзисторах является простота введения в них избыточности 2). На

) Работоспособность такой схемы представляется весьма сомнительной. - Прим. ред.

2) Более подробно о введении избыточности в схемах на полевых транзисторах с управляющим р -- п-переходом см. в рабоге (2].

рис. 5.19 приведен вариант схемы инвертора с избыточностью При обрыве или замыкании в цепи исток - сток и/или в цепи затвора любого транзистора работоспособность схемы не нарушается.

Выход

o-AA/V

-АЛЛ/-о

-VV\-о

Рис. 5.19. Логический элемент с избыточностью на МОП-транзисторах [2J.

Вопрос о соединении двух центральных точек схемы решается в зависимости от того, какой вид неисправности является преобладающим. По существу до сих пор нет используемых на практике МОП ИС, которые были бы построены с введением избыточности.

5.5. ДИНАМИЧЕСКАЯ ЛОГИКА НА МОП-ТРАНЗИСТОРАХ

Другой важной особенностью МОП-транзисторов является их очень высокое входное сопротивление, что позволяет использовать конденсатор в качестве элемента памяти для создания схем так называемой динамической логики. Схема с емкостной памятью приведена на рис. 5.20, а. Входной сигнал поступает на затвор транзистора Тр1 через ключ Si. Конденсатор С заряжается входным сигналом до напряжения этого сигнала. При размыкании ключа Si заряд на конденсаторе С сохраняется, поддерживая Тр1 либо в открытом либо в закрытом состоянии в зависимости от величины входного сигнала. Вследствие очень медленного разряда конден-

сатора через сопротивление затвора информация сохраняется ( запоминается ) до следующего замыкания Si,

о Выход

-/о-L

транзистор для

1 9nam

Логичестй О

Логическая 1

грз

num 91 9п.

Су ~тТ

Лердыи разряд

Выход

Кп-ми разряду

Второй разряд

ф. -о

Время §

Рис. 5.20. Динамический сдвиговый регистр. а - принцип работы; б - электрическая схема; в - временная диаграмма тактовых импульсов.

Выходной сигнал снимается со стока Tpl, так что конденсатор С практически никогда не шунтируется нагрузкой.

Однако фактически нельзя сохранить информацию в течение длительного времени. Ключ 5i представляет собой МОП-транзистор, имеющий некоторое конечное со-

противление, шунтирующее конденсатор С. Изоляция затвора транзистора Tpl также обладает конечным сопротивлением. Поэтому максимальное время запоминания или минимальная рабочая частота схемы определяются емкостью конденсатора С и величинами этих двух сопротивлений (главным образом сопротивлением ключа Si). Типичные значения минимальной частоты лежат в пределах от 5 до 10 кгц.

На рис. 5.20,6 изображена схема динамического сдвигового регистра с запоминанием на емкости. Запоминающие конденсаторы обозначены пунктиром. Это означает, что запоминающие конденсаторы в ИС специально не формируются, а в качестве их используются паразитные емкости. Динамический регистр управляется двухтактной серией синхронизирующих импульсов (фиг. 5.20,в).

Предположим, что на вход регистра (рис. 5.20, б) подан логический 0. В течение действия импульса ф] транзисторы Тр 2 и Тр 3 открыты, потенциал точки Pi близок к величине (/пит (логическая 1) Конденсатор Ci заряжается до потенциала t/пит через открытый транзистор Тр 3. В следующий период во время действия импульса Ф2 потенциал точки Рз снижается через Тр 4 до потенциала земли. Через транзистор Тр 6 информация передается на конденсатор С2, где она запоминается после окончания такта 2- Таким образом, логический О переместился со входа первого разряда на вход второго разряда регистра. За время действия двух следующих импульсов 1 и Ф2 логический О переместится на вход третьего разряда и так далее, пока не достигнет конца регистра. Логическая 1 сдвигается в регистре аналогичным образом.

Характерно, что, пользуясь схемами динамической логики, удается выполнить многие функции, применяя меньшее число компонентов, чем используя обычные схемы. В результате этого для реализации данной функции расходуется меньшая площадь кристалла или на той же площади реализуется большее число функций. Экономия площади в конечном счете приводит к снижению стоимости на функцию. Однако эти схемы обладают и определенными недостатками. Как отмечалось выше,